 |
|
|
[开题报告]8051算术逻辑运算单元设计
|
|
|
|
|
|
|
[开题报告]8051算术逻辑运算单元设计
发布者：
haiguang 发布日期：2011/3/24
浏览次数：2294
次
|
|
|
|
|
|
#61548; 逻辑综合：将源文件调入逻辑综合软件进行综合，即把语言综合成最简的布尔表达式和信号的连接关系。逻辑综合软件会生成.edf（edif）的EDA工业标准文件；
布局布线：将.edf文件调入PLD厂家提供的软件中进行布线，即把设计好的逻辑安放到PLD/FPGA内；
时序仿真：需要利用在布局布线中获得的精确参数，用仿真软件验证电路的时序（也叫后仿真）；
编程下载：确认仿真无误后，将文件下载到芯片中。
5.Verilog HDL语言
目前，EDA产业已经成为电子信息类产品的支柱产业。EDA之所以能蓬勃发展的关键因素之一就是采用了硬件描述语言（HDL）描述电路系统。就FPGA和CPLD开发而言，比较流行的HDL主要有Verilog HDL、VHDL、ABEL-HDL和AHDL等，其中VHDL和Verilog HDL因适合标准化的发展方向而最终成为IEEE标准。但与VHDL相比，Verilog HDL有个最大的优点：它是一种非常容易掌握的硬件描述语言，只要有C语言的编程基础，一般经过2～3个月的认真学习和实际操作就能掌握这种设计技术。并且完成同一功能Verilog HDL的程序条数一般仅为VHDL的1/3。而VHDL设计技术则不很直观，需要有EDA编程基础，通常需要有多余半年的专业培训才能掌握这门技术。可见，用Verilog HDL语言有更高的优越性。
三、研究内容及设计目标
本文主要研究如何在熟悉FPGA设计的基础上，利用Verilog HDL（硬件描述语言）编码实现MCS51算术逻辑运算单元的所有功能，并利用仿真工具对所实现的运算器进行仿真验证和综合。
课题的设计目标为编码实现MCS51算术逻辑运算单元，并对所设计的单元进行行为仿真、功能仿真以及综合验证，同时对设计单元进行针对性的测试，以证明其健壮性和实用性。
四、 研究内容及拟采用的方法和手段
1.查阅相关资料了解FPGA/CPLD的基本原理、特点、设计流程和实现语言；
2.了解各种硬件描述语言的特点、适用场合，确定用VerilogHDL语言来实现所需功能；
3.安装Xilinx ISE7.1环境和仿真工具Model Sim6.0，熟悉相关使用；
4.深入学习Verilog HDL语言，同时动手在Xilinx ISE7.1上编写简单功能模块，并用Model Sim6.0对其进行功能仿真；
5.学习8051 ALU的功能，对其进行子模块划分与建模；
6.对划分的各个子模块功能进行算法分析、编码实现并进行功能仿真；
7.将所有模块进行整合，整体功能仿真；
8.总模块编译优化、行为仿真、布局布线后仿真。
五、进度安排
3月15日----3月31日收集资料，阅读文献，完成开题报告。
4月1日---4月7日 系统分析阶段。
4月8日----4月20日 系统设计阶段。
4月21日----5月20日 系统实施与编程。
5月21日---5月27日 系统调试与改进。
5月28日---6月5日 毕业论文撰写。
6月5日---6月10日 毕业论文打印、毕业答辩准备及PPT制作。
参 考 文 献
[1]. Xilinx Limited. CoolRunner-II Serial Peripheral Interface Master. 2002
[2]. David Flynn. AMBA：Enabling Reusable On-Chip Design. IEEE Micro. July/August 1997
[3]. Michael Keating, Pierre Bricaud. Reuse Methodology Manual: for System-on-a-Chip Designs, Third Edition. Kluwer, 2002.
[4]. Prakash Rashinkar, Peter Paterson, Leena Singh. System-on-a-chip Verification Methodology and Techniques. Kluwer, 2002.
[5]. Michael L. Bushnell, Vishwani D. Agrawal. Essentials of Electronic Testing for Digital, Memory and Mixed-Signal VLSI Circuits. Kluwer, 2002.
[6]. 嵌入式系统开发与应用教程 田泽编著
|
| 常见问题 | 我要留言 | 添加到收藏 |
|
|
|
|
|
|
